在如DRAM的半导体存储器件中,在隔离绝缘膜1.2的边缘部分上分布有导电薄膜1.11’,所述隔离绝缘膜与半导体衬底1.1相对,中间是薄的绝缘膜。该导电薄膜1.11’电连于存储电容器的下电极1.11。该新颖结构可以独立于冶金pn结的位置来控制电学性pn结的位置。从而实现了数据保留时间长、有效抑制漏泄电流的半导体存储器件。
声明:
“半导体存储器件及其制造方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)