本发明公开了一种预报集成电路静电放电失效的测试电路及预测方法。其利用失效测试电容(8,9)在ESD应力作用下的退化衡量集成电路中MOS器件在ESD应力下的衰退;利用二极管(3,4)组成的静电放电应力耦合电路将ESD保护电路未泻放掉的ESD应力耦合到失效测试电容(8,9)上;同时,应力及延迟控制器电路检测到ESD应力后产生控制信号并传输给应力控制电路(12),开启由二极管(5,6),开关电路(11)以及升压电容(10)构成升压电路并产生高应力电压,使失效测试电容(8,9)加速衰退,如果失效测试电容(8,9)失效,比较器(14)将输出一个失效信号,预示着集成电路即将实效,实现实时预报。本发明可用于对集成电路静电放电失效的预报。
声明:
“预报集成电路静电放电失效的测试电路及预测方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)