集成测试系统上电复位装置,涉及一种集成测试系统上电复位装置。为了解决目前集成测试系统的上电复位可靠性总是存在不稳定的情况的问题。它包括:CPU控制
芯片,用于从Flash存储器中启动bootloader初始化CPU的各个寄存器;还用于读取DDR2模块的集成测试系统的各个外设模块的固定地址,并判断所述地址的值是否为预设定值,若否,向所述地址写入预设值,并将复位信号通过PXIe接口模块发送给集成测试系统的各个外设模块,若是,继续启动集成测试系统;PXIe接口模块,用于连接CPU控制芯片与集成测试系统的各个外设模块互相通讯;DDR2模块,用于存储可靠性复位判断标志。用于锂集成测试系统可靠性复位。
声明:
“集成测试系统上电复位装置” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)