本发明公开了一种SRAM自测试系统、架构及方法、存储介质,通过利用FPGA中的逻辑资源设置一个SRAM自测试架构对SRAM进行自检测,有效且合理地利用FPGA中丰富的逻辑资源,无需另外的定制电路。同时,该自测试架构是可以同时兼容多种SRAM测试算法,并根据实际情况灵活地变动测试算法,及时地对测试算法进行升级更新,也可以通过变动架构中的部分模块来产生更多针对特定类型失效模型fault的结构化测试。在不同的FPGA产品间,该架构的可移植性良好,代码维护成本低。在实际的
芯片的量产过程中,这种BIST的测试通过运行多种SRAM测试算法,可以有效且低成本地第一时间筛去具有SRAM缺陷的FPGA。
声明:
“SRAM自测试系统、架构及方法、存储介质” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)