本发明提供了一种集成电路
芯片的失效分析方法,在芯片中定位需要做电阻的两端布线,找到需要做电阻的目标位置中的一端,采用聚焦离子束对目标区域进行刻蚀,去除氧化层直至金属露出;找到需要做电阻的目标位置中的另一端,采用离子束对目标区域进行刻蚀,去除氧化层直至金属露出;通过聚焦离子束对两个目标位置之间的区域进行刻蚀,使得两个目标位置的露出金属之间区域形成一个沟道;用金属的气相前驱体以气相沉积的方式在所述沟道上沉积一条连接两端金属且与目标电阻阻值相同的金属线。本发明还提供了一套便于执行该方法的集成电路芯片的失效分析的系统。
声明:
“集成电路芯片的失效分析方法及系统” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)