本发明公开了一种半导体失效分析的分析结构和方法。所述结构包括:多个分析场,设置于半导体器件的预定的区域上;半导体晶体管,设置于每个所述分析场中,所述半导体晶体管设置为阵列;字线,设置于所述多个分析场的每个上,在第一方向将所述半导体晶体管彼此连接;和位线结构,在所述多个分析场的每个上,在第二方向将所述半导体晶体管彼此连接,其中,所述位线结构在所述多个分析场的每个中配置为不同的图案。
声明:
“半导体器件中失效分析的结构和方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)