本发明提供一种FPGA辐射测试模块、ASIC
芯片抗辐射性能评估系统及方法,包括:时钟复位生成单元,产生系统时钟及复位信号;输入激励生成单元,产生测试用激励;被测软ASIC单元;采集对比表决与测试流程控制单元,采集各被测软ASIC单元及外部被测ASIC芯片的状态值,并对比判定得到判定结果;监控接口单元,将状态值及判定结果汇总后发送出去;通信接口模块,传输正常工作状态时的通讯数据。本发明性能高、容量大、速度快、灵活性高,如有失效事件发生,该系统还具有精确判定失效事件发生时刻,被测ASIC时序、内部状态及大致的内部路径位置的能力。
声明:
“FPGA辐射测试模块、ASIC芯片抗辐射性能评估系统及方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)