本发明提供了一种互连线接触高阻位置的测试方法,应用于半导体技术领域。所述方法包括:在一失效样品对应的版图上获取待分析路径;在所述待分析路径上获取一条测试回路,所述测试回路的两个测试端口位于所述失效样品的接触孔层上;将所述失效样品正面朝下后进行样品处理,使所述失效样品满足纳米探针测试条件;对处理后的所述失效样品进行纳米探针测试,以确定所述失效样品的互连线接触高阻位置。本发明的互连线接触高阻位置的测试方法,能够在电性上对
芯片高阻失效进行验证,并能够准确确认芯片高阻失效位置。
声明:
“互连线接触高阻位置的测试方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)