本发明是有关于一种三维制程监控(PROCESS CONTROL MONITOR;PCM)结构与使用方法,以在集成电路的制程中,进行三维集成电路连线的电性测试和失效分析。此方法至少包括:形成第一金属化层;进行第一晶圆允收测试(WAFER ACCEPTANCE TESTING;WAT)步骤以测试第一金属化层的导通性;形成复数个第一金属介层窗(VIAS)于第一金属化层的导电部上,且形成第二金属化层,第二金属化层包括有位于第一金属介层窗上的复数个金属岛,其中此些金属岛是与第一金属化层电性相通,以形成制程监控(PCM)结构;以及进行第二晶圆允收测试(WAT)步骤,以测试第一金属化层的导通性。本发明能够集成电路导通性缺陷的辨识和发现,同时克服现有习知技艺的其他缺点,从而更加适于实用。
声明:
“集成电路的连线缺陷的检测方法与制程监控电路结构” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)