本发明属集成电路技术领域,涉及集成电路可制造性设计中静态随机存储电路良率分析方法,本方法中,首先使用互信息和序列二次规划,对高维SRAM电路的扰动空间进行降维,实现高维SRAM电路最佳平移矢量的快速计算;然后建立低维和高维SRAM电路性能分布的贝叶斯模型;最后,使用低维SRAM电路的先验知识,可极大地加速高维SRAM电路性能分布的拟合,大幅减小高维SRAM电路仿真次数,获得符合精度要求的SRAM失效率。实验结果表明,本发明提出的方法明显优于目前国际上已知的最好方法,可实现6‑7倍加速比。
声明:
“基于贝叶斯模型的SRAM电路良率分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)