本发明公开了应用于FPGA的失效定位方法。该方法通过根据被测
芯片的底层物理网表和原始代码,确定用于失效分析的代码块范围;对所述代码块范围对应的底层电路进行二次布线操作,将所述底层电路的多个fabric电路的中间节点数据引出到芯片外;根据所述中间节点数据分析所述底层物理网表,生成以代码块为单位的多套测试集,每套测试集包括多个测试pattern;根据所述多个测试集对被测芯片进行实测,并收集失效信息;根据所述失效信息,定位至芯片失效的物理位置。本发明技术方案通过保留原始物理网表和复现失效,实现了缩小失效范围和精确定位失效位置。
声明:
“应用于FPGA的失效定位方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)