一种半导体测试系统,包括:模式存储器;评估DUT输出信号的装置;数据失效存储器;和压缩装置,用于在第一次测试操作中将模式存储器的多个地址分配给数据失效存储器的一个地址,以便将每组多个地址发生的失效数据以预定的压缩比存储在数据失效存储器的相应地址中,并用于仅对检测到失效数据的一组模式存储器的多个地址执行第二次测试操作,第二次测试操作时没有地址压缩。因此,使失效数据能够存储在小存储容量的数据失效存储器中。
声明:
“半导体测试系统的数据失效存储压缩” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)