本发明涉及
芯片失效测试结构、包括其的芯片及应用其的测试方法,涉及芯片制造封装测试技术,通过芯片内部的多层金属层、位于金属层之间的通孔、芯片表面的焊垫、封装基板上的焊盘以及位于焊垫与焊盘之间的凸块组成测试通路,通过测试金属层、焊垫与焊盘中的任意两者之间的电学参数值判断芯片是否连接失效,并精确定位连接失效的位置,整合了晶圆制造工艺及封装厂倒装焊封装测试工艺的测试结构,使倒装焊封装之后芯片的可靠性测试更加简便。
声明:
“芯片失效测试结构、包括其的芯片及应用其的测试方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)