一种用于评估集成电路的制造工艺的试验载体,该载体用所设置的库驱动元件的更高效率的空间布局产生实施许多互连的电路,这些互连可以在制造工艺的最小设计参数下设计。这些元件可以设置成作为环振荡器工作,提高允许更高的频率电路试验的试验模块的有效电路频率,以及缩短用于进行寿命循环试验的时间。明显地对元件进行标记,并结合电隔离错误易发的电路节段使缺陷的识别的效率更高许多试验方法的可获得使根致失效的定位更快捷,进一步改进了制造工艺。
声明:
“用于可靠性试验的速度老化能力的带有自我试验的成品率增强的失效分析载体” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)