本发明提供了一种半导体器件失效分析方法,包括如下步骤:暴露出半导体器件的测试区域,所述测试区域包括多个测试点;选择多个所述测试点中的至少一个所述测试点作为输入端;形成与所述输入端电性连接的输入结构;在所述输入结构上施加测试信号;使用电性测试探针扫描测试除施加了测试信号的所述输入端之外的其他所述测试点。本发明通过引入一种新的半导体器件失效分析方法,在使用导电原子力显微镜等电性探针测试方法对半导体器件进行测试分析时,形成与测试点电性连接的输入结构,通过输入结构准确地对测试点施加偏压,并通过多个输入结构有效地缩减了失效分析所需的人力和时间成本。
声明:
“半导体器件失效分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)