本发明揭露了一种半导体器件失效分析样品制作以及分析方法,采用化学试剂去除部分
芯片背面的封装覆层,不暴露封装覆层内的引线,保持引线框架和引脚的完整。这样,可以同时检测芯片上多个引脚之间的功能单元和金属互连线,无须以引线为终端来检测。并且能在芯片工作的状态下进行整个芯片的检测和失效分析,大大提高了效率。此外,还能避免机械的开盖方法对芯片背面造成损害。
声明:
“半导体器件失效分析样品制作方法以及分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)