本发明提供一种针对待测
芯片设计专用载板、测试设备、芯片电性失效分析的方法,所述方法包括:针对待测芯片设计专用载板,所述载板包括位于待测芯片容纳区域的焊盘阵列、用于与测试机台进行信号传输的针脚阵列,以及连接所述针脚阵列和焊盘阵列的金属连线;将待测芯片采用SMT技术贴装于所述载板上。本发明提供的芯片电性失效分析的方法和用于芯片电性失效分析的专用载板以及测试设备能够方便快捷的完成硬件准备,且能够容易的实现大管脚数目芯片测试的芯片失效分析。
声明:
“失效分析专用载板、测试设备、芯片电性失效分析的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)