本发明提供一种键合结构及其制造方法,由多层晶圆依次键合形成的晶圆堆叠,晶圆堆叠上阵列排布有
芯片堆叠,所述芯片堆叠包括依次键合的多层芯片,芯片堆叠中形成有电引出结构,通过在芯片堆叠中形成电连接各层芯片中互连层的全引出结构,可以对整个芯片堆叠进行电性能测试,通过电连接的部分层芯片中的部分引出结构,可以对芯片堆叠中的部分层芯片进行电性能测试,和/或电连接单层芯片中互连层的单引出结构,可以对芯片堆叠中的单层芯片进行电性能测试,从而实现对芯片堆叠中单层或多层芯片的电性能测试,进而得到失效芯片的具体位置。
声明:
“键合结构及其制造方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)