本发明涉及一种
芯片布线方法、芯片布线装置、电子设备及存储介质,芯片布线方法包括基于初始布线状态报告中走线的布线参数,调整相邻走线之间的布线间距,生成预测布线状态报告;布线参数包括布线密度、走线类型和对应的经验缺陷尺寸分布中至少一种;基于预测布线状态报告对芯片进行布线设计。本发明解决了现有技术无法很好控制芯片缺陷引起芯片失效概率高的技术问题,本发明通过后端物理实现的方法来减少缺陷defect落在芯片走线上或是走线之间引起芯片失效的概率。
声明:
“芯片布线方法、芯片布线装置、电子设备及存储介质” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)