本发明公开了一种存储器电路的版图结构,所述存储器电路包括由存储单元排列成的存储器阵列、以及行选择电路、以及列选择电路;每隔相等数量的行数,在所述存储器电路版图的行旁边的空旷区域具有一个行标志;每隔相等数量的列数,在所述存储器电路版图的列旁边的空旷区域具有一个列标志。本发明可以帮助工程师快速、准确地定位存储单元的实际位置,显著节省了寻找时间,更重要的是减少了出错概率,为分析失效原因提供了有力的保证。
声明:
“存储器电路的版图结构” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)