在SET/MOS存储器设计中,随着存储器容量不断加大,位线负载也相应变大,这有可能导致读机制失效。为了防止这种失效,必须增加灵敏放大器的充电时间,但是延长充电时间会影响读取速度这一关键参数。本文在分析SET/MOS存储器灵敏放大器工作原理的基础上,首先研究了位线负载对SET/MOS存储器读出速度的影响,并通过仿真,优化了SET/MOS存储器的读出电路参数,从而提供了一种读出时间可通过位线负载调节的SET/MOS存储器设计。
声明:
“基于SET/MOS混合结构的只读存储器设计” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)