本发明公开了一种扰码验证方法,针对存储器
芯片的失效分析,包含:第一步,找出存储器芯片设计版图上存储区冗余的行和/或列;第二步,针对找出的冗余的行和/或列上,将任意指定物理地址的单元位进行技术处理使之失效,记录该失效的物理地址;第三步,进行电学测试分析,将冗余行和/或列内电学测试失效的单元通过逻辑运算公式得出其物理地址;若与记录的失效物理地址比对一致,则验证成功。本发明所述的扰码验证方法,无需通过物理手段破坏晶圆,任意在测芯片均可实时验证,能大大缩短测试周期。 1
声明:
“扰码验证方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)