本发明提供了一种浮栅回刻的深度的测试方法,包括:提供衬底;在所述衬底上分别形成第一隔离层和第二隔离层;在所述第一隔离层上形成浮栅
多晶硅,刻蚀浮栅多晶硅形成浮栅,所述浮栅呈条状结构;在所述浮栅和所述第二隔离层上形成ONO层;在所述ONO层上沉积控制栅多晶硅,刻蚀控制栅多晶硅形成控制栅,所述控制栅呈条状结构,所述浮栅和所述控制栅形成叉指结构;使用如下公式计算浮栅回刻的深度;
在本发明浮栅回刻的深度的测试方法中,利用叉指结构的数目、叉指结构的长度和ONO厚度就可以在不切片的情况下获得浮栅的回刻深度,减少存储单元失效的几率,提高
芯片的良率,并且与现有工艺兼容,无需开发新制程,不需要额外的掩膜版。
声明:
“浮栅回刻的深度的测试方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)