本发明公开了一种复用现有逻辑管脚进入测试模式的方法,
芯片逻辑在上电或外部管脚作用下产生内部延迟复位信号,在延迟窗口内,监测逻辑处于工作状态,其他逻辑处于复位状态,当监测逻辑监测到串行码流与预留的测试码流KEY相匹配,则测试模式被锁定,延迟复位撤离后继续保持测试模式,当监测逻辑监测到串行码流与预留的测试码流KEY不匹配,则监测逻辑失效,延迟复位撤离后全部逻辑进入正常逻辑模式。本发明的特点是:复用现有逻辑管脚,通过DEBUG管脚进入测试模式,减少芯片管脚封装,提高管脚利用率,没有使用敏感信号复位管脚作为时钟和数据输入,有效避免影响内部正常逻辑,而且通过检测时间窗口,大幅度降低误触发进入测试模式的概率,保证可靠性。
声明:
“复用现有逻辑管脚进入测试模式的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)