本发明提供一种半导体存储装置的测试电路,包括:第一失效检测单元,被配置为通过将从第一存储模块的存储单元组输出的多个第一测试数据信号进行组合来检测第一存储模块的存储单元组的失效;第二失效检测单元,被配置为通过将从第二存储模块的存储单元组输出的多个第二测试数据信号进行组合来检测第二存储模块的存储单元组的失效;公共失效检测单元,被配置为通过将多个第一测试数据信号以及多个第二测试数据信号进行组合来检测第一存储模块和第二存储模块的存储单元组的失效;以及失效确定单元,被配置为根据第一失效检测单元和第二失效检测单元的检测结果来输出第一失效检测单元和第二失效检测单元的检测结果或输出公共失效检测单元的检测结果。
声明:
“测试电路和包括该测试电路的半导体存储装置” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)