本发明提供一种存储器自动检错和容错电路,包括自激励产生测试单元、错误地址判断单元、失效地址映射存储单元、地址译码选择单元和备份存储单元。自激励产生测试单元在
芯片上电时自动测试主存储单元产生数据结果,错误地址判断单元根据数据结果确定主存储单元中的失效地址,失效地址映射存储单元存储失效地址及失效地址和备份存储单元地址的映射关系。当发起访问请求时地址译码选择单元判断访问地址与失效地址映射存储单元存储的失效地址一致时确定失效地址和备份存储单元地址的映射关系,把访问指向备份存储单元中对应失效地址的备份存储地址。本发明还提供一种相应的方法,利用本发明实现芯片对存储器损坏的自检测和自动容错机制。
声明:
“存储器自动检错和容错电路及控制方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)