本发明属于集成电路技术领域,涉及一种针对大规模SRAM阵列电路后仿真的高效良率分析方法。本发明利用小规模SRAM阵列电路和大规模SRAM阵列电路的相关性,将小规模SRAM电路作为低置信度源,大规模SRAM电路作为高置信度源,对小规模和大规模SRAM电路的性能关于工艺参数构造多置信度高斯过程模型;采用自适应迭代的策略,以小规模SRAM电路的最优偏移向量作为起始点,迭代地搜索和更新大规模SRAM电路的最优偏移向量,并迭代地构造及更新多置信度高斯过程模型,提出通过求解一个多模态优化问题,得到小规模SRAM电路最优偏移向量附近的失效边界,将其加入大规模SRAM电路的初始建模中,进一步提高算法的收敛速度。该方法能大幅减少大规模SRAM阵列后仿真良率分析所需仿真次数。
声明:
“针对大规模SRAM阵列电路后仿真的高效良率分析方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)