本发明公开了一种集成电路
芯片失效点定位方法,包括以下步骤:解除被测试集成电路芯片接地;解除被测试集成电路芯片各结构之间连接;对被测试集成电路芯片短路监控线路进行接地操作;通过二次电子电压衬度(VC)精确定位失效点。本发明提供的集成电路芯片失效点定位方法改变了常规定位方法的从互联线层到器件层的失效分析的常规流程,通过从器件层到互联线层的方法来实现准确定位。使用本发明的集成电路芯片失效点定位方法可实现集成电路芯片本身接地短路失效模式的失效分析,进而查找到这一类型失效模式的失效原因,辅助推动在线工艺的改善,进而提升产品良率。
声明:
“集成电路芯片失效点定位方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)