本发明涉及一种基于近似电路脆弱性分析的电路测试方法,该测试方法包括以下步骤:步骤1:针对近似电路推导某个节点信号翻转时的可靠度公式,进而得到此节点感染时近似电路失效率的计算方法;步骤2:以近似电路中不同节点作为感染源计算失效率并利用关键门节点算法得到关键门节点;步骤3:根据关键门节点和近似电路的所有输出组合的失效率进行近似电路设计和局部选择性加固并最终进行电路测试。本发明可以应用于超大规模集成电路可靠性分析和评估过程,主要针对近年来集成电路领域的研究热点近似电路,分析其失效率和关键门节点,从而有助于改善近似电路设计,降低测试成本。与现有技术相比,本发明具有降低电路测试时间,降低测试成本等优点。
声明:
“基于近似电路脆弱性分析的电路测试方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)