本实用新型公开了一种带失效检测机制的时钟电路,包括第一电容充放电电路、第二电容充放电电路、第一比较器、第二比较器、基准电压输入端、第一充放电控制电路、第二充放电控制电路、失效检测电路、第三或非门和第二与非门。本实用新型的时钟电路无需借助外围电路即可产生时钟脉冲,实用性强;本实用新型通过两路充放电控制电路精确控制两路电容充放电电路交替工作,可得到精确的时钟波形;增加失效检测电路保证电路正常工作,提高了时钟电路的稳定性。本实用新型作为一种带失效检测机制的时钟电路可广泛应用于微控制器、数字信号通信和处理等运用时钟晶振电路的领域。
声明:
“带失效检测机制的时钟电路” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)