本发明涉及集成电路的失效分析技术领域,且公开了一种三维存储器失效分析样品制备方法,包括以下步骤:步骤一、对封装进行电测试,根据电测试结果确认失效位置,并记录下失效的log,使用封装开封技术去除待分析
芯片上方的塑封料(EMC)及芯片。本发明利用实时图像采集及拼接技术,将真实芯片与设计图纸进行比对,并进行位置修正,确定失效精确位置后,缩小目标区域,通过阶梯开口方式,精确掌握垂直层数,最终实现快速定位及分析,通过对实际芯片的位置修正和定位,能够更准确及快速的实现失效位置确定,大大缩减了误判的发生率,并且由于定位准确,失效目标区域可以尽可能缩小,提高了分析操作效率。
声明:
“三维存储器失效分析样品制备方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)