本申请一种闪存
芯片位线间漏电失效分析的方法,涉及芯片失效分析领域,通过采用非破坏性分析工艺,将FIB切分工艺和奈米级探针量测工艺相结合,在完全不破坏前端工艺所有材料的状况下,直接定位出失效的栓塞处,且其可检测位于栓塞不同位置的桥连(如位于栓塞顶部、中间或其他任何位置处的桥连),并能够获得较好的TEM样品,以便于后续TEM的精准观测,即在有效提高失效分析的可靠性的同时,还能大大降低失效分析所花费的时间及工艺成本等。
声明:
“闪存芯片漏电失效分析的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)