一种半导体失效分析结构及其形成方法、检测失效时间的方法,其中所述半导体失效分析结构包括:半导体衬底,所述半导体衬底具有待测区、第一串联区和第二串联区;位于所述半导体衬底的待测金属层、第一金属层和第二金属层;位于层间介质层内的第一导电插塞使第一金属层、第二金属层和待测金属层串联;位于所述第一串联区的若干第一电阻金属层;位于所述第二串联区的若干第二电阻金属层;位于第一串联区层间介质层内的若干第二导电插塞;位于第二串联区层间介质层内的若干第三导电插塞;所述第一导电插塞、第二导电插塞、第三导电插塞将所述待测金属层、第一金属层、第二金属层、若干第一电阻金属层和若干第二电阻金属层依次串联。
声明:
“半导体失效分析结构及形成方法、检测失效时间的方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)