本发明提供了一种集成电路结构及其形成方法,集成电路结构包括衬底;层间介质层,形成于所述衬底上,所述层间介质层中形成有开口;扩散阻挡层,所述扩散阻挡层覆盖所述开口的侧壁和底壁;导电结构,填充于所述开口中,且所述导电结构的顶面高度低于所述扩散阻挡层的侧壁的顶面高度;刻蚀停止层,覆盖所述层间介质层的顶面、所述导电结构的顶面、所述扩散阻挡层的顶面和所述扩散阻挡层的部分侧壁。通过利用化学机械研磨的工艺在研磨到扩散阻挡层时,增加过研磨工艺中研磨导电材料层的时间,去除所述开口内预定高度的导电材料层,增加后续的蚀刻停止层与所述扩散阻挡层侧壁附着的表面积,使蚀刻停止层更牢靠,降低测试中刻蚀停止层剥离的风险。
声明:
“集成电路结构及其形成方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)