本发明公布了一种基于异步串行通信的多主无损总线竞争电路,属于控制工程和通信工程技术领域,涉及一种基于异步串行通信的多主无损总线竞争电路。在嵌入式处理器的异步串行端口使用逻辑电路检测信息发送和接收的电平,如果这两者一致,则给出逻辑低电平,如果这两者不一致,则给出逻辑高电平;通过给出的逻辑高电平封锁信息发送端口,同时触发嵌入式处理器的外部中断;封锁信息发送端口由嵌入式处理器的输出端口给出信号予以解除。通过这种对嵌入式处理器输出端口进行封锁和解除封锁,实现异步串行通信的多主无损现场总线竞争。
声明:
“基于异步串行通信的多主无损总线竞争电路” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)