本发明实施例公开了一种待失效分析样品的制备方法,所述方法包括:提供封装结构,所述封装结构包括
芯片堆叠结构以及覆盖所述芯片堆叠结构的密封剂;所述芯片堆叠结构包括基板,堆叠设置在所述基板上方的多个芯片,及用于使所述多个芯片之间,和/或所述多个芯片与所述基板之间实现电连接的多条导电线;所述多个芯片在所述基板上方依次堆叠形成第一台阶结构,所述多条导电线位于所述第一台阶结构的上方;对所述第一台阶结构上方的密封剂执行多次研磨步骤,以切断所述多条导电线,得到所述待失效分析样品。
声明:
“待失效分析样品的制备方法及待失效分析样品” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)