扫描电子显微镜、检查晶片的方法及半导体器件制造方法

权利要求书： 1.一种扫描电子显微镜，所述扫描电子显微镜包括：电子枪，所述电子枪被配置为产生输入电子束并且将所述输入电子束照射到晶片上；

偏转器，所述偏转器位于所述电子枪和所述晶片之间的所述输入电子束的路径上并且被配置为使所述输入电子束的路径偏转；

物镜，所述物镜位于所述偏转器和所述晶片之间的所述输入电子束的路径上并且被配置为将所述输入电子束聚焦在所述晶片上；

第一检测器，所述第一检测器被配置为检测基于所述输入电子束照射在所述晶片上而从所述晶片发射的发射电子的第一部分，并且基于所述发射电子的所述第一部分生成第一图像；

第二检测器，所述第二检测器被配置为检测所述发射电子的第二部分并且基于所述发射电子的所述第二部分生成第二图像；

第一能量滤波器，所述第一能量滤波器被配置为阻挡所述发射电子当中的能量小于第一能量的电子被所述第一检测器检测到；

第二能量滤波器，所述第二能量滤波器被配置为阻挡所述发射电子当中的能量小于第二能量的电子被所述第二检测器检测到；以及处理器，所述处理器被配置为基于所述发射电子中能量介于所述第一能量与所述第二能量之间的第三部分、并通过所述第一图像和所述第二图像来生成所述晶片的图像。

2.根据权利要求1所述的扫描电子显微镜，其中，所述第二能量滤波器与所述输入电子束的路径间隔开。

3.根据权利要求2所述的扫描电子显微镜，其中，所述第一能量滤波器与所述输入电子束的路径间隔开。

4.根据权利要求2所述的扫描电子显微镜，其中，所述第一能量滤波器位于所述晶片和所述物镜之间的所述输入电子束的路径上。

5.根据权利要求4所述的扫描电子显微镜，其中，所述第一能量滤波器被配置为中和所述晶片。

6.根据权利要求1所述的扫描电子显微镜，其中，所述处理器被进一步配置为对所述第一图像和所述第二图像执行差分运算以生成差分图像。

7.根据权利要求1所述的扫描电子显微镜，其中，所述第一能量小于所述第二能量。

8.根据权利要求1所述的扫描电子显微镜，其中，所述第一能量滤波器和所述第二能量滤波器均被配置为阻挡所述发射电子当中的二次电子。

9.根据权利要求1所述的扫描电子显微镜，其中，所述第一能量滤波器被配置为使俄歇电子通过，并且所述第二能量滤波器被配置为阻挡俄歇电子。

10.根据权利要求1所述的扫描电子显微镜，其中，所述第一能量和所述第二能量均大于50e。

11.一种扫描电子显微镜，所述扫描电子显微镜包括：电子枪，所述电子枪被配置为产生输入电子束并且将所述输入电子束照射到晶片上；

偏转器，所述偏转器位于所述电子枪和所述晶片之间的所述输入电子束的路径上并且被配置为使所述输入电子束的路径偏转；

物镜，所述物镜位于所述偏转器和所述晶片之间的所述输入电子束的路径上并且被配置为将所述输入电子束聚焦在所述晶片上；

第一能量滤波器，所述第一能量滤波器位于所述物镜和所述晶片之间的所述输入电子束的路径上，并且被配置为阻挡基于所述输入电子束照射在所述晶片上而从所述晶片发射的发射电子当中的能量小于第一能量的电子，并且中和感应到所述晶片上的电荷；

第一检测器，所述第一检测器被配置为检测所述发射电子的第一部分并且基于所述发射电子的所述第一部分生成第一图像；以及第二检测器，所述第二检测器被配置为检测所述发射电子的第二部分并且基于所述发射电子的所述第二部分生成第二图像。

12.根据权利要求11所述的扫描电子显微镜，所述扫描电子显微镜还包括第二能量滤波器，所述第二能量滤波器被配置为阻挡所述发射电子当中的能量小于第二能量的电子被所述第二检测器检测到。

13.根据权利要求12所述的扫描电子显微镜，其中，所述第二能量滤波器与所述输入电子束的路径间隔开。

14.根据权利要求12所述的扫描电子显微镜，所述扫描电子显微镜还包括处理器，所述处理器被配置为基于对所述第一图像和所述第二图像执行差分运算来生成差分图像。

15.根据权利要求14所述的扫描电子显微镜，其中，所述差分图像包括基于所述发射电子中能量介于所述第一能量与所述第二能量之间的第三部分而生成的所述晶片的图像。

16.一种扫描电子显微镜，所述扫描电子显微镜包括：电子枪，所述电子枪被配置为产生输入电子束并且将所述输入电子束照射到晶片上；

偏转器，所述偏转器位于所述电子枪和所述晶片之间的所述输入电子束的路径上并且被配置为使所述输入电子束的路径偏转；

物镜，所述物镜位于所述偏转器和所述晶片之间的所述输入电子束的路径上并且被配置为将所述输入电子束聚焦在所述晶片上；

能量滤波器，所述能量滤波器被配置为阻挡基于所述输入电子束照射在所述晶片上而从所述晶片发射的发射电子当中的能量小于或等于阻挡能量的电子，并且将所述阻挡能量控制为大于50e的第一能量和大于所述第一能量的第二能量；

检测器，所述检测器被配置为检测所述发射电子中能量大于或等于所述第一能量的第一部分和所述发射电子中能量大于或等于所述第二能量的第二部分；以及处理器，所述处理器被配置为对由所述发射电子中能量大于或等于所述第一能量的所述第一部分生成的信号和由所述发射电子中能量大于或等于所述第二能量的所述第二部分生成的另一信号执行差分运算。

17.根据权利要求16所述的扫描电子显微镜，其中，所述检测器被进一步配置为：

基于所述发射电子中能量大于或等于所述第一能量的所述第一部分生成第一图像，以及基于所述发射电子中能量大于或等于所述第二能量的所述第二部分生成第二图像，并且所述处理器被进一步配置为基于对所述第一图像和所述第二图像执行差分运算来生成差分图像。

18.根据权利要求16所述的扫描电子显微镜，其中，所述检测器被进一步配置为基于所述发射电子中能量大于或等于所述第一能量的所述第一部分生成第一线图像，并且基于所述发射电子中能量大于或等于所述第二能量的所述第二部分生成第二线图像，所述第一线图像和所述第二线图像均包括：

在第一方向上的多个像素，以及

在与所述第一方向垂直的第二方向上的一个像素，并且所述处理器被进一步配置为基于对所述第一线图像和所述第二线图像执行差分运算来生成差分线图像。

19.根据权利要求16所述的扫描电子显微镜，其中，所述检测器被进一步配置为：

基于从所述晶片的第一点发射的、所述发射电子中能量大于或等于所述第一能量的所述第一部分生成第一信号，以及基于从所述晶片的所述第一点发射的、所述发射电子中能量大于或等于所述第二能量的所述第二部分生成第二信号，并且所述处理器被进一步配置为基于对所述第一信号和所述第二信号执行差分运算来生成差分信号。

20.根据权利要求16所述的扫描电子显微镜，其中，所述能量滤波器位于所述晶片和所述物镜之间的所述输入电子束的路径上，并且所述能量滤波器被配置为中和感应到所述晶片上的电荷。

说明书： 扫描电子显微镜、检查晶片的方法及半导体器件制造方法[0001] 相关申请的交叉引用[0002] 本申请基于并要求于2021年11月11日在韩国知识产权局提交的韩国专利申请No.10?2021?0155159的优先权，其公开内容通过引用整体合并于此。技术领域[0003] 本发明构思涉及扫描电子显微镜、检查晶片的方法及半导体器件制造方法。背景技术[0004] SEM可以分析样品表面形状的形貌信息、形态信息(诸如构成样品的颗粒的形状和尺寸)以及晶体信息(诸如样品中的原子的排列)。[0005] SEM使得能够观察由于光学显微镜的分辨率的限制而可能无法测量的微观结构，并且正在应用于各种领域，诸如医学、生物技术、生物学、微生物学、材料工程和食品工程。特别地，因为低真空SEM能够在低真空条件下观察图像，所以SEM的应用正在扩展。

发明内容[0006] 本发明构思涉及具有改善的测量灵敏度的扫描电子显微镜(SEM)。[0007] 根据本发明构思的一些示例实施例，SEM可以包括：电子枪，所述电子枪被配置为产生输入电子束并且将所述输入电子束照射到晶片上；偏转器，所述偏转器位于所述电子枪和所述晶片之间的所述输入电子束的路径上并且被配置为使所述输入电子束的路径偏转；物镜，所述物镜位于所述偏转器和所述晶片之间的所述输入电子束的路径上并且被配置为将所述输入电子束聚焦在所述晶片上；第一检测器和第二检测器，第一能量滤波器和第二能量滤波器；以及处理器。所述第一能量滤波器被配置为检测基于所述输入电子束照射在所述晶片上而从所述晶片发射的发射电子的第一部分所述第一检测器基于所述发射电子的所述第一部分生成第一图像。所述第二检测器被配置为检测所述发射电子的第二部分并且基于所述发射电子的所述第二部分生成第二图像。所述第一能量滤波器被配置为阻挡所述发射电子当中的能量小于第一能量的电子被所述第一检测器检测到。所述第二能量滤波器被配置为阻挡所述发射电子当中的能量小于第二能量的电子被所述第二检测器检测到。所述处理器被配置为基于所述发射电子中能量介于所述第一能量与所述第二能量之间的第三部分来生成所述晶片的图像，所述处理器被配置为基于所述第一图像和所述第二图像来生成所述晶片的图像。[0008] 根据本发明构思的一些示例实施例，SEM可以包括：电子枪，所述电子枪被配置为产生输入电子束并且将所述输入电子束照射到晶片上；偏转器，所述偏转器位于所述电子枪和所述晶片之间的所述输入电子束的路径上并且被配置为使所述输入电子束的路径偏转；物镜，所述物镜位于所述偏转器和所述晶片之间的所述输入电子束的路径上并且被配置为将所述输入电子束聚焦在所述晶片上；第一能量滤波器，所述第一能量滤波器位于所述物镜和所述晶片之间的所述输入电子束的路径上，并且被配置为阻挡基于所述输入电子束照射在所述晶片上而从所述晶片发射的发射电子当中的能量小于第一能量的电子，并且中和感应到所述晶片上的电荷；第一检测器，所述第一检测器被配置为检测所述发射电子的第一部分并且基于所述发射电子的所述第一部分生成第一图像；以及第二检测器，所述第二检测器被配置为检测所述发射电子的第二部分并且基于所述发射电子的所述第二部分生成第二图像。[0009] 根据本发明构思的一些示例实施例，SEM可以包括：电子枪，所述电子枪被配置为产生输入电子束并且将所述输入电子束照射到晶片上；偏转器，所述偏转器位于所述电子枪和所述晶片之间的所述输入电子束的路径上并且被配置为使所述输入电子束的路径偏转；物镜，所述物镜位于所述偏转器和所述晶片之间的所述输入电子束的路径上并且被配置为将所述输入电子束聚焦在所述晶片上；能量滤波器，所述能量滤波器被配置为阻挡基于所述输入电子束照射在所述晶片上而从所述晶片发射的发射电子当中的能量小于或等于阻挡能量的电子，并且将所述阻挡能量控制为大于50e的第一能量和大于所述第一能量的第二能量；检测器，所述检测器被配置为检测所述发射电子中能量大于或等于所述第一能量的第一部分和所述发射电子中能量大于或等于所述第二能量的第二部分；以及处理器，所述处理器被配置为对由所述发射电子中能量大于或等于所述第一能量的所述第一部分生成的信号和由所述发射电子中能量大于或等于所述第二能量的第二部分生成的另一信号执行差分运算。[0010] 根据一些示例实施例，一种检查晶片的方法可以包括：将第一能量设置为第一能量滤波器的阻挡能量，并且将第二能量设置为第二能量滤波器的阻挡能量；将输入电子束照射到所述晶片上并且检测响应于所述输入电子束照射到所述晶片上而从所述晶片发射的发射电子，以生成第一图像和第二图像，其中，所述第一图像是基于所述发射电子中能量大于或等于所述第一能量的第一部分而生成的，其中，所述第二图像是基于所述发射电子中能量大于或等于所述第二能量的第二部分而生成的，并且所述第一能量小于所述第二能量；以及对所述第一图像和所述第二图像执行差分运算以生成差分图像。[0011] 根据一些示例实施例，一种制造半导体器件的方法可以包括：形成包括交替地堆叠在晶片上的多个绝缘层和多个牺牲层的模制件以及在垂直方向上穿过所述模制件的多个沟道结构；形成垂直地穿过所述模制件的字线切口以暴露所述多个牺牲层；去除所述多个牺牲层并且在所述多个绝缘层之间形成栅电极，其中，位于至少一个所述栅电极下方的每个栅电极相对于上方的栅电极水平地突出；形成暴露所述栅电极的顶表面的接触孔；以及测量所述接触孔。其中，测量所述接触孔包括：将第一能量设置为第一能量滤波器的阻挡能量，并且将第二能量设置为第二能量滤波器的阻挡能量，将输入电子束照射到所述晶片上并且检测响应于所述输入电子束照射到所述晶片上而从所述晶片发射的发射电子，以生成第一图像和第二图像，其中，所述第一图像是基于所述发射电子中能量大于或等于所述第一能量的第一部分而生成的，其中，所述第二图像是基于所述发射电子中能量大于或等于所述第二能量的第二部分而生成的，并且所述第一能量小于所述第二能量，以及对所述第一图像和所述第二图像执行差分运算以生成差分图像。附图说明[0012] 根据以下结合附图的详细描述，将更清楚地理解本发明构思的示例实施例，在附图中：[0013] 图1是示出根据一些示例实施例的扫描电子显微镜(SEM)的视图；[0014] 图2是示出根据一些示例实施例的SEM的操作的流程图；[0015] 图3是示出根据一些示例实施例的SEM的操作的曲线图；[0016] 图4A、图4B和图4C是示出根据一些示例实施例的SEM的效果的视图；[0017] 图5是示出根据一些示例实施例的SEM的视图；[0018] 图6是示出根据一些示例实施例的SEM的视图；[0019] 图7、图8和图9均是示出根据一些示例实施例的操作SEM的方法的流程图；[0020] 图10是示出了根据一些示例实施例的制造半导体器件的方法的流程图；[0021] 图11A、图11B、图11C、图11D、图11E和图11F是示出根据一些示例实施例的制造半导体器件的方法的截面图。具体实施方式[0022] 在下文中，将参考附图详细描述本发明构思的一些示例实施例。同样的附图标记始终指代同样的元件，并且将不给出其描述。[0023] 将理解的是，可以被称为关于其他元件和/或其属性(例如，结构、表面、方向等)“垂直”、“平行”、“共面”等的元件和/或其属性(例如，结构、表面、方向等)可以分别关于其他元件和/或其属性“垂直”、“平行”、“共面”等，或者可以分别关于其他元件和/或其属性“基本上垂直”、“基本上平行”、“基本上共面”。[0024] 关于其他元件和/或其属性“基本上垂直”的元件和/或其属性(例如，结构、表面、方向等)将被理解为在制造容差和/或材料容差内关于其他元件和/或其属性“垂直”，和/或关于其他元件和/或其属性与“垂直”等具有等于或小于10％(例如，±10％的容差)的在量值和/或角度上的偏差。[0025] 关于其他元件和/或其属性“基本上平行”的元件和/或其属性(例如，结构、表面、方向等)将被理解为在制造容差和/或材料容差内关于其他元件和/或其属性“平行”，和/或关于其他元件和/或其属性与“平行”等具有等于或小于10％(例如，±10％的容差)的在量值和/或角度上的偏差。[0026] 关于其他元件和/或其属性“基本上共面”的元件和/或其属性(例如，结构、表面、方向等)将被理解为在制造容差和/或材料容差内关于其他元件和/或其属性“共面”，和/或关于其他元件和/或其属性与“共面”等具有等于或小于10％(例如，±10％的容差)的在量值和/或角度上的偏差。[0027] 将理解的是，元件和/或其属性可以在本文叙述为与其他元件“相同”或“等同”，并且将进一步理解，在本文叙述为与其他元件“同样”、“相同”或“等同”的元件和/或其属性可以与其他元件和/或其属性“同样”、“相同”或“等同”或者“基本上同样”、“基本上相同”或者“基本上等同”。与其他元件和/或其属性“基本上同样”、“基本上相同”或“基本上等同”的元件和/或其属性将被理解为包括在制造容差和/或材料容差内与其他元件和/或其属性同样、相同或等同的元件和/或其属性。与其他元件和/或其属性同样或基本上同样或者相同或基本上相同的元件和/或其属性可以在结构上相同或基本上相同、在功能上相同或基本上相同，和/或在组成方面相同或基本上相同。[0028] 将理解的是，在本文被描述为“基本上”相同的和/或同样的元件和/或其属性包含具有等于或小于10％的在量值上的相对差异的元件和/或其属性。此外，不管元件和/或其属性是否被修饰为“基本上”，将理解的是，这些元件和/或其属性应当被解释为包括围绕所陈述的元件和/或其属性的制造容差或操作容差(例如，±10％)。[0029] 虽然在一些示例实施例的描述中可以使用术语“相同”、“等同”或“同样”，但是应当理解，可能存在一些不精确性。因此，当一个元件被称为与另一元件相同时，应当理解，元件或值在期望的制造或操作容差范围(例如，±10％)内与另一元件相同。[0030] 当术语“大约”或“基本上”在本说明书中与数值结合使用时，相关联的数值旨在包括所陈述的数值左右的制造或操作容差(例如，±10％)。此外，当词语“大约”和“基本上”与几何形状结合使用时，旨在不需要几何形状的精确度，而是形状的变化范围在本公开的范围内。此外，无论数值或形状是否被修饰为“大约”或“基本上”，将理解的是，这些值和形状应被解释为包括围绕所陈述的数值或形状的制造或操作公差(例如，±10％)。当指定范围时，该范围包括其间的所有值，例如0.1％的增量。[0031] 如本文描述的，当操作被描述为“通过”执行附加操作来执行时，将理解的是，操作可以“基于”附加操作来执行，这可以包括单独执行所述附加操作或与其他另外的附加操作组合执行所述附加操作。[0032] 图1是示出根据一些示例实施例的扫描电子显微镜(SEM)1的视图。[0033] SEM1可以测量晶片W。根据一些示例实施例，SEM1可以测量晶片W，通过扫描方法在晶片W上执行半导体器件的制造工艺。根据一些示例实施例，SEM1可以通过测量晶片W来获得晶片W的形貌信息、诸如构成晶片W的颗粒的形状和尺寸的形态信息以及诸如晶片W中的原子的排列的晶体信息。[0034] 根据一些示例实施例，SEM1可以通过将输入电子束IEB照射到晶片W上并且检测通过输入电子束IEB和晶片W之间的相互作用而从晶片W发射的发射电子EE来评估在晶片W上执行的半导体器件的制造工艺。发射电子EE可以通过弹性散射或非弹性散射产生。[0035] 弹性散射是这样的现象，即，输入电子束IEB中的电子被指向与输入电子束IEB的输入方向相反的方向，而输入电子束IEB中的电子的能量没有因构成晶片W的原子核的电势而改变。通过弹性散射从晶片W的表面逸出的电子可以被称为反向散射电子，并且反向散射电子可以具有大约50e或更大的能量。反向散射电子可以包括关于晶片W的表面附近的结构和组成的信息。[0036] 非弹性散射是这样的现象，即，当输入电子束IEB中的电子入射在晶片W的表面上时，由于晶片W中的原子与电子轨道上的电子之间的相互作用，晶片W中的原子中的电子被发射。通过非弹性散射，可以发射二次电子、俄歇(Auger)电子和X射线。在发射电子EE当中，二次电子的能量可以为大约若干e。二次电子可以包括关于晶片W的表面附近的不规则性的信息。[0037] 二次电子通过由输入电子束IEB中的电子传输的能量从原子的束缚中释放。当处于除了价带之外的低能级的电子作为二次电子发射时，处于高能级的电子可以移动到低能级，从而可以发射X射线。通过由于X射线的激发所释放的电子被称为俄歇电子。X射线可以包括连续X射线和特征X射线。俄歇电子和X射线可以包括关于晶片W的表面附近的成分和化学键合的信息。[0038] SEM1可以进一步检测由非相干散射电子、透射电子和阴极发光产生的信号。[0039] SEM1可以包括电子枪10、聚焦透镜20、偏转器30、物镜40、第一电源51、第二电源52、第一能量滤波器53、第二能量滤波器54、第一检测器55、第二检测器56、载物台60和处理器70。

[0040] 电子枪10可以生成并发射输入电子束IEB。输入电子束IEB的波长可以由从电子枪10发射的电子的能量来确定。根据一些示例实施例，输入电子束IEB的波长可以是若干nm。根据一些示例实施例，电子枪10可以包括冷场发射(CFE)型电子枪、肖特基发射(SE)型电子枪和热电子发射(TE)型电子枪中的一种。[0041] 电子枪10可以通过将大于或等于功函数(即，真空中的能级与费米能量之间的差)的能量热力学地或电学地施加到作为电子源的固体材料中的电子来产生输入电子束IEB。[0042] 聚焦透镜20可以在电子枪10和晶片W之间布置在输入电子束IEB的路径上。根据一些示例实施例，聚焦透镜20可以将输入电子束IEB聚焦在偏转器30上。因此，还可以改善偏转器30对输入电子束IEB的可控性。[0043] 偏转器30可以在聚焦透镜20和晶片W之间布置在输入电子束IEB的路径上。偏转器30可以使从电子枪10发射的输入电子束IEB偏转。偏转器30可以使输入电子束IEB偏转，使得输入电子束IEB可以穿过聚焦透镜20和物镜40以在设定位置照射到晶片W上。根据一些示例实施例，偏转器30可以在晶片W上扫描输入电子束IEB。偏转器30可以包括电型偏转器或磁型偏转器。[0044] 如本文描述的，当元件被描述为在输入电子束IEB的路径“上”时，输入电子束IEB的路径可以与元件的至少一部分相交，并且/或者元件可以至少部分地围绕输入电极束，使得元件的中心轴可以与穿过由元件的最外表面限定的体积空间的输入电子束IEB的路径近轴和/或同轴。[0045] 如图1所示，第一能量滤波器53和第二能量滤波器54可以均与输入电子束IEB的路径分开(例如，间隔开、隔离成不直接接触等)，使得第一能量滤波器53和第二能量滤波器54中的每一者可以不与输入电子束IEB的路径相交。[0046] 物镜40可以在偏转器30和晶片W之间布置在输入电子束IEB的路径上。物镜40可以将输入电子束IEB聚焦在晶片W上。因为输入电子束IEB被限制到晶片W上的窄区域，所以SEM1的分辨率可以提高。[0047] 在上面，描述了用于传输输入电子束IEB的包括聚焦透镜20、偏转器30和物镜40的系统。然而，本发明构思不限于此。基于本文给出的描述，本领域技术人员可以容易地实现传输输入电子束IEB的包括附加的聚焦透镜和偏转器的系统。如所示出的，可以基于照射在晶片W上的输入电子束IEB从晶片W发射出发射电子EE。[0048] 第一电源51可以将用于过滤发射电子EE的电力供应到第一能量滤波器53。根据一些示例实施例，第一能量滤波器53可以包括高通滤波器。根据一些示例实施例，第一能量滤波器53的阻挡能量可以是第一能量E1(参考图3)。根据一些示例实施例，第一能量滤波器53可以阻挡发射电子EE当中的能量小于第一能量E1(参考图3)的电子。[0049] 第二电源52可以将用于过滤发射电子EE的电力供应到第二能量滤波器54。根据一些示例实施例，第二能量滤波器54可以是高通滤波器。根据一些示例实施例，第二能量滤波器54的阻挡能量可以是第二能量E2(参考图3)。根据一些示例实施例，第二能量滤波器54可以阻挡发射电子EE当中的能量小于第二能量E2(参考图3)的电子。[0050] 根据一些示例实施例，第一能量E1(参考图3)可以不同于第二能量E2(参考图3)。根据一些示例实施例，第一能量E1(参考图3)可以小于第二能量E2(参考图3)。

[0051] 根据一些示例实施例，第一检测器55可以检测到发射电子EE中的穿过第一能量滤波器53的一些发射电子EE(例如，从晶片W发射的发射电子EE的第一部分)。根据一些示例实施例，由第一检测器55检测到的发射电子EE的能量(例如，发射电子EE的由第一检测器55检测到的第一部分的能量)可以大于或等于第一能量E1(参考图3)。例如，第一能量滤波器53可以被配置为阻挡发射电子EE当中的能量小于第一能量的电子被第一检测器55检测到。重申，第一能量滤波器53可以被配置为选择性地使能量大于或等于第一能量E1的电子通过而到达第一检测器55作为发射电子EE的由第一检测器55检测到的第一部分。[0052] 根据一些示例实施例，第二检测器56可以检测发射电子EE中的穿过第二能量滤波器54的一些发射电子EE(例如，从晶片W发射的发射电子EE的第二部分)。根据一些示例实施例，由第二检测器56检测到的发射电子EE的能量(例如，发射电子EE的由第二检测器56检测到的第二部分的能量)可以大于或等于第二能量E2(参考图3)。例如，第二能量滤波器54可以被配置为阻挡发射电子EE当中的能量小于第二能量的电子被第二检测器56检测到。重申，第二能量滤波器54可以被配置为选择性地使能量大于或等于第二能量E2的电子穿过而到达第二检测器56作为发射电子EE的由第二检测器56检测到的第二部分。

[0053] 载物台60可以支撑待测量的晶片W。载物台60可以在水平方向和垂直方向上移动晶片W，或者可以通过使用垂直方向作为轴来旋转晶片W，使得晶片W相对于传输输入电子束IEB的光学系统(即，包括电子枪10、聚焦透镜20、偏转器30和物镜40的光学系统)对准。[0054] 处理器70可以处理由第一检测器55生成的第一图像和由第二检测器56生成的第二图像。处理器70可以对由第一检测器55生成的第一图像和由第二检测器56生成的第二图像执行差分运算(例如，第一差分运算)。所执行的差分运算可以包括获取第一图像和第二图像的相应的像素值之间的差。处理器70可以基于由第一检测器55生成的第一图像和由第二检测器56生成的第二图像获得晶片W的差分图像。在任何示例实施例中获得差分图像可以基于对第一图像和第二图像执行差分运算。因此，处理器70可以被配置为基于第一图像和第二图像生成晶片W的图像(例如，差分图像)。差分图像可以是基于能量介于第一能量E1与第二能量E2之间的发射电子的晶片W的图像，其中此类发射电子可以被称为发射电子EE的能量介于第一能量E1与第二能量E2之间的第三部分。在一些示例实施例中，发射电子EE的第三部分可以包括发射电子EE的第一部分中能量介于第一能量E1与第二能量E2之间的部分。[0055] 根据一些示例实施例，SEM1还可以包括控制SEM1中包括的光学元件的控制器。控制器可以生成用于控制电子枪10的振荡、聚焦透镜20的操作、偏转器30的操作、物镜40的操作、第一电源51和第二电源52的操作、第一能量滤波器53和第二能量滤波器54的操作和/或第一检测器55和第二检测器56的操作的信号。

[0056] 控制器和处理器70中的每一者可以包括计算装置，诸如工作站计算机、台式计算机、膝上型计算机或平板计算机。控制器和处理器70可以包括单独的硬件组件或包括在一个硬件组件中的单独的软件组件。控制器和处理器70中的每一者可以由简单的控制器、微处理器、诸如中央处理单元(CPU)或图形处理单元(GPU)的复杂处理器、包括软件、专用硬件或固件的处理器来实现。控制器和处理器70中的每一者可以通过例如通用计算机或专用硬件(诸如数字信号处理器(DSP)、现场可编程门阵列(FPGA)或专用集成电路(ASIC))来实现。[0057] 如本文描述的，根据任何示例实施例(包括但不限于SEM1、SEM2、SEM3、处理器70、控制器、其任何部分等的任何示例实施例)的任何装置、系统、块、模块、单元、控制器、处理器、电路、设备和/或其部分可以包括诸如包括逻辑电路的硬件之类的处理电路、诸如执行软件的处理器之类的硬件/软件组合或者它们的组合中的一个或更多个实例，可以被包括在其中，并且/或者可以由其来实现。例如，处理电路更具体地可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)、微计算机、现场可编程门阵列(FPGA)和可编程逻辑单元、微处理器、专用集成电路(ASIC)、神经网络处理单元(NPU)、电子控制单元(ECU)、图像信号处理器(ISP)等。在一些示例实施例中，处理电路可以包括存储指令程序的非暂时性计算机可读存储装置(例如，存储器)，例如固态硬盘(SSD)，以及处理器(例如，CPU)，该处理器被配置为执行指令程序以实施由根据一些示例实施例中的任何示例实施例的任何装置、系统、块、模块、单元、处理器、控制器、电路、设备和/或其一部分和/或其任何部分中的一些或全部所执行的功能和/或方法，其包括例如在图2、图8、图9、图10、图11A至图11F中示出的任何方法的一些或全部操作，或其任何组合。

[0058] 根据一些示例实施例，控制器和处理器70的操作可以实现为存储在计算机可读介质上的指令，该指令可以由处理电路的一个或更多个实例读取和执行。这里，计算机可读介质可以包括用于存储和/或发送要由机器(例如，计算装置、处理电路等)读取的信息的任意机构。例如，计算机可读介质可以包括只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光学存储介质、闪存装置或者使用电、光、声或另一类型的无线电信号(例如，载波、红外信号或数字信号)或任意信号的存储装置。[0059] 控制器和处理器70可以包括用于在控制器和处理器70上执行所描述的操作或在下文中描述的任意过程的固件、软件、例程和指令。然而，控制器和处理器70的操作可以由计算装置、处理器、控制器或执行固件、软件、例程或命令的另一装置(例如，处理电路的一个或更多个实例)执行。[0060] 图2是示出根据一些示例实施例的SEM1的操作的流程图。根据一些示例实施例，可以至少部分地基于用于控制SEM1和/或其任何部分的处理电路的一个或更多个实例的操作(例如，基于实施SEM1的处理器70的处理电路执行指令程序以生成控制信号来控制SEM1的一个或更多个部分)来执行图2所示的方法。[0061] 图3是示出根据一些示例实施例的SEM1的操作的曲线图。更具体地，图3是示出由SEM1检测的发射电子EE的电子密度?能量分布的特性曲线。[0062] 参考图1至图3，可以在P11中设置第一能量滤波器53和第二能量滤波器54。[0063] 第一能量滤波器53的设置可以包括调节由第一电源51传输的能量，使得第一能量滤波器53的阻挡能量变为第一能量E1。第二能量滤波器54的设置可以包括调节由第二电源52传输的能量，使得第二能量滤波器54的阻挡能量变为第二能量E2。[0064] 然后，通过SEM1在P12中执行测量，可以由第一检测器55生成第一图像，并且可以由第二检测器56生成第二图像。[0065] 第一图像可以由发射电子EE当中的能量大于或等于第一能量E1的电子生成。第二图像可以由发射电子EE当中的能量大于或等于第二能量E2的电子生成。[0066] 然后，在P13中，可以对第一图像和第二图像执行差分运算(例如，第一差分运算)以生成差分图像。[0067] 可以通过第一图像和第二图像之间的差分运算来生成差分图像。差分图像可以由发射电子EE当中的能量大于或等于第一能量E1且小于或等于第二能量E2的电子来生成。[0068] 差分图像可以是晶片W的基于能量介于第一能量E1与第二能量E2之间的发射电子的图像，其中此类发射电子可以被称为发射电子EE的能量介于第一能量E1与第二能量E1之间的第三部分。在一些示例实施例中，发射电子EE的第三部分可以包括发射电子EE的第一部分中能量介于第一能量E1与第二能量E2之间的部分。[0069] 如本文描述的，对两个图像、两个信号等执行差分运算可以包括获取两个图像、两个信号等的相应部分之间的差，从而生成表示该差的差分结果(例如，差分图像、差分信号等)。例如，在第一图像和第二图像均包括i×j个像素的阵列的情况下，如本文描述的，第一图像和第二图像之间的差分运算可以包括：获取第一图像和第二图像的相应像素的像素值(例如，像素强度大小)之间的差，以生成差分图像的相应像素，其中，差分图像的每个给定像素(i，j)的像素值(例如，像素强度大小)是第一图像的相应像素(i，j)的像素值与第二图像的相应像素(i，j)的像素值之间的差。[0070] 根据一些示例实施例，可以预处理第一图像和第二图像之一以生成差分图像。根据一些示例实施例，可以将第一图像和第二图像之一标准化以生成差分图像。根据一些示例实施例，第一图像和第二图像之一的标准化可以包括控制第一图像和第二图像之一的信号的大小，使得频带大于或等于第二能量E2的第一图像的信号(例如，第一信号)与频带大于或等于第二能量E2的第二图像的信号(例如，第二信号)相同。[0071] 如图3所示，第二能量E2可以大于第一能量E1。可以在大于或等于第一能量E1的能带中包括反向散射电子、俄歇电子和弹性反射电子。在大于或等于第一能量E1的能带中可能包括反向散射电子和弹性反射电子。[0072] 在图3中，第一能量E1大于俄歇电子的能量，并且第二能量E2小于俄歇电子的能量，使得差分图像包括由包括俄歇电子的反向散射电子生成的信号。然而，本发明构思不限于此。举例来说，第一能量E1和第二能量E2的能量的频带可以均大于或小于俄歇电子的能量的频带。[0073] 根据一些示例实施例，可以确定第一能量E1和第二能量E2中的每一者，使得第一能量滤波器53和第二能量滤波器54中的每一者阻挡在晶片W的表面附近生成的二次电子。作为非限制性示例，第一能量E1和第二能量E2均可以大于或等于大约50e。

[0074] 图4A、图4B和图4C是示出根据一些示例实施例的SEM1的效果的视图。[0075] 更具体地，图4A示出了其中形成有接触孔HO的堆叠结构SS的截面，图4B示出了通过常规SEM测量的堆叠结构SS中的图像，并且图4C示出了根据一些示例实施例的由SEM1生成的堆叠结构SS中的差分图像。[0076] 参考图1和图4A至图4C，堆叠结构SS可以形成在图1的晶片W上，并且可以包括顺序堆叠的第一绝缘层IL1、第一电极层EL1、第二绝缘层IL2、第二电极层EL2和上绝缘层UIL。[0077] 第一电极层EL1和第二电极层EL2可以包括例如导电材料，诸如钨(W)。第一绝缘层IL1和第二绝缘层IL2以及上绝缘层UIL可以包括例如非导电材料，诸如氧化硅、氮化硅和氮氧化硅。[0078] 接触孔HO形成在堆叠结构SS中以到达第二电极层EL2。然而，由于过度蚀刻，第一电极层EL1的顶表面被接触孔HO暴露。由于过度蚀刻，可以在第二绝缘层IL2中形成限定接触孔110的下部的斜面IL2S。因此，当在接触孔HO上沉积导电材料时，可能由于第一电极层EL1和第二电极层EL2之间的短路而发生故障。[0079] 从图4B和图4C注意到，根据一些示例实施例的SEM1的斜面IL2S的对比度大于常规SEM的斜面IL2S的对比度。这是因为具有大于或等于第二能量E2(参考图3)的高能量的电子包括来自待测量层的下层(即，第一电极层EL1和第一绝缘层IL1)的大量电子。[0080] 根据一些示例实施例，通过生成作为第一能量E1(参考图3)与第二能量E2(参考图3)之间的能带中的电子的图像(例如，基于所述电子的图像)的差分图像，可以改善对来自具有距堆叠结构SS的表面的中间深度的结构(例如，第二绝缘层IL2的斜面IL2S)的电子的灵敏度。因此，可以提供对工艺缺陷具有改善的灵敏度的SEM1。[0081] 在一些示例实施例中，可以处理差分图像以确定图像中的成像的接触孔OH被过度蚀刻。例如，可以分析差分图像中的成像的接触孔OH，以确定在成像的接触孔OH中是否存在表示电极层EL1和EL2之间的斜面IL2S的环形图案，其中这种环形图案表示如上描述的过度蚀刻。如上所述，差分图像提供了电极层EL1和EL2之间的斜面IL2S的改善的对比度，由此改善检测到接触孔OH中的过度蚀刻的可能性。例如，可以基于处理接触孔OH的差分图像的像素值(例如，像素强度大小)(例如，如图4C所示)来识别暴露的电极层EL1和EL2之间的斜面IL2S，以确定在中心较亮像素(指示暴露的电极层EL1)和外部较亮像素(指示暴露的电极层EL2)之间的接触孔OH中存在较暗的“环形”图案。在不存在这种“环形”图案的情况下，可以确定接触孔OH没有被过度蚀刻。[0082] 因此，计算装置(例如，如本文描述的处理电路)可以执行指令程序以处理差分图像，以确定成像器件(例如，晶片W、堆叠结构SS等)中的接触孔OH是否被过度蚀刻。基于确定成像器件中的至少一个接触孔OH是否被过度蚀刻，计算装置可以选择性地操纵装置，例如控制一个或更多个装置，从而如果差分图像中的接触孔OH被确定为未被过渡蚀刻，则使成像器件选择性地引导到进一步的制造操作以制造半导体器件，或者如果确定在差分图像中存在至少一个过度蚀刻的接触孔OH，则使成像器件选择性地引导至翻新、维修和/或丢弃操作。[0083] 基于根据任何示例实施例的SEM，其具有如关于一些示例实施例描述的结构和配置(例如，包括至少一个检测器和至少一个能量滤波器)，并且因此被配置为基于第一图像和第二图像且可以基于如根据任何示例实施例描述的具有在第一能量与第二能量之间(例如，差分图像)的能量的电子生成图像，该SEM可以被配置为生成对成像的接触孔OH中的中间结构具有改善的灵敏度的图像(例如，差分图像)，并且因此生成可靠地对指示接触孔OH的过度蚀刻的工艺缺陷进行成像的图像的能力得以改善。因此，根据一些示例实施例的SEM可以对接触孔OH的过度蚀刻的工艺缺陷具有改善的灵敏度，并且可以改善SEM关于生成可靠地突出接触孔OH的过度蚀刻的工艺缺陷的图像的可靠性和性能。因此，可以改善SEM的功能，从而能够检测关于暴露两个电极层(例如，EL1/EL2)的接触孔OH的过度蚀刻的工艺缺陷。[0084] 此外，根据一些示例实施例的选择性地处理/转发由SEM成像的器件的制造系统的功能可以基于改进的SEM以生成对此类工艺缺陷具有改进的敏感性的图像而得到改进。基于提供改善的对比度并且因此提供接触孔OH的斜面IL2S的可见性的差分图像，基于由根据任何示例实施例的任何SEM生成的差分图像，经由任何示例实施例的任何方法，可以改善确定过度蚀刻的接触孔OH的可靠性，因此可以降低在制造的装置中包括具有过度蚀刻的工艺孔的器件(例如，晶片)的可能性，由此改善制造的装置的整体可靠性。

[0085] 在一些示例实施例中，基于根据使用根据任何示例实施例的任何SEM生成晶片W的差分图像来测量具有暴露的接触孔OH的晶片W，根据图2和图7至图9所示的任何方法，在斜面ILS2和相邻的电极层(例如，EL1/EL2)之间具有改善的对比度的图像(例如，差分图像)可以在识别被过度蚀刻的接触孔(例如，OH)时能够使可靠性改善。基于执行根据任何示例实施例的用于检查晶片的任何方法，基于处理/分析由根据任何示例实施例的任何SEM生成的差分图像，具有被确定为具有过度蚀刻的接触孔OH的晶片可以被选择性地丢弃或引导进行翻新/修复，或者可以选择性地进行进一步的操作以使用成像的晶片制造半导体器件。由于如上描述的对斜面ILS2的图像的改善的灵敏度，图像可以提供以改善的可靠性检测过度蚀刻的接触孔的工艺缺陷的改善的能力，由此使得具有此类工艺缺陷的晶片能够被更可靠地识别并且在完全制造的半导体器件中被排除，从而使得所制造的半导体器件和包括该半导体器件的电子装置能够具有改善的可靠性，并且因此改善了制造工艺以及所制造的半导体器件和电子装置的性能。[0086] 图5是示出根据一些示例实施例的SEM2的视图。[0087] 参考图5，SEM2可以包括电子枪10、聚焦透镜20、偏转器30、物镜40、第一电源57、第二电源52、第一能量滤波器58、第二能量滤波器54、第一检测器55、第二检测器56、载物台60和处理器70。[0088] 因为电子枪10、聚焦透镜20、偏转器30、物镜40、第二电源52、第二能量滤波器54、第一检测器55、第二检测器56、载物台60和处理器70与参考图1描述的相同，所以省略其描述。[0089] 根据一些示例实施例，第一电源57可以将用于使发射电子EE偏置的电力供应到第一能量滤波器58。根据一些示例实施例，第一能量滤波器58可以包括高通滤波器。根据一些示例实施例，第一能量滤波器58可以阻挡发射电子EE当中的能量小于第一能量E1(参考图3)的电子。[0090] 根据一些示例实施例，第一能量滤波器58可以在物镜40与晶片W之间布置在输入电子束IEB的路径上。根据一些示例实施例，第一能量滤波器58可以位于物镜40和载物台60之间。根据一些示例实施例，除了阻挡一些发射电子EE之外，第一能量滤波器58还可以向晶片W施加电势，从而通过SEM2的操作向晶片W发射感应电荷。根据一些示例实施例，第一能量滤波器58可以中和晶片W，从而可以改善SEM2测量的可靠性。

[0091] 图6是示出根据一些示例实施例的SEM3的视图。[0092] 参考图3和图6，SEM3可以包括电子枪10、聚焦透镜20、偏转器30、物镜40、第一电源57、第一能量滤波器58、第一检测器55、载物台60和处理器70。[0093] 因为电子枪10、聚焦透镜20、偏转器30、物镜40、第一检测器55、载物台60和处理器70与参考图1描述的相同，所以省略其描述。因为除了其操作方法之外，第一电源57和第一能量滤波器58与参考图5描述的相同，所以将省略冗余描述。[0094] 根据一些示例实施例，第一电源57可以控制供应到第一能量滤波器58的电力，使得第一能量滤波器58的阻挡能量变为第一能量E1和第二能量E2之一。根据一些示例实施例，通过在控制第一能量滤波器58的阻挡能量的同时测量晶片W，可以生成发射电子EE当中的能量大于或等于第一能量E1且小于或等于第二能量E2的电子的晶片W的差分图像。[0095] 在下文中，将参考图7至图9更详细地描述SEM3的操作。[0096] 图7是示出根据一些示例实施例的操作SEM3的方法的流程图。根据一些示例实施例，可以至少部分地基于用于控制SEM3和/或其任何部分的处理电路的一个或更多个实例的操作(例如，基于实施SEM3的处理器70的处理电路执行指令程序以生成控制信号来控制SEM3的一个或更多个部分)来执行图7所示的方法。[0097] 参考图3、图6和图7，在P21中，可以将第一能量滤波器58的阻挡能量设置为第一能量E1。[0098] 然后，在P22中，通过测量晶片W，可以获得晶片W的第一图像。[0099] 然后，在P23中，可以将第一能量滤波器58的阻挡能量设置为第二能量E2。[0100] 然后，在P24中，通过测量晶片W，可以获得晶片W的第二图像。[0101] 接着，在P25中，对第一图像和第二图像执行差分运算(例如，第一差分运算)，从而可以生成晶片W的差分图像。根据一些示例实施例，因为第一图像和第二图像是在不同时间获得的，所以第一图像可以与第二图像不同。例如，第一图像和第二图像可以在晶片W上的不同部分中。[0102] 根据一些示例实施例，对第一图像和第二图像执行的差分运算还可以包括基于包括在第一图像和第二图像中的图案使第一图像与第二图像对齐。使第一图像与第二图像对齐可以包括平行地移动第一图像和第二图像之一，使得包括在第一图像中的第一图案的像素与包括在第二图像中的第二图案的像素处于相同的位置。根据一些示例实施例，除了使第一图像与第二图像对齐之外，可以放大、缩小和旋转第一图像和第二图像之一。[0103] 根据一些示例实施例，可以通过对第一图像的每个像素的信号值(例如，信号幅度)和第二图像的相应(或相同)像素的信号值的差分运算来执行对第一图像和第二图像的差分运算。[0104] 图8是示出根据一些示例实施例的操作SEM3的方法的流程图。根据一些示例实施例，可以至少部分地基于用于控制SEM3和/或其任何部分的处理电路的一个或更多个实例的操作(例如，基于实施SEM3的处理器70的处理电路执行指令程序以生成控制信号来控制SEM3的一个或更多个部分)来执行图8所示的方法。[0105] 参考图3、图6和图8，在P31中，可以将第一能量滤波器58的阻挡能量设置为第一能量E1。[0106] 然后，在P32中，通过测量晶片W，可以获得晶片W的第一线图像。可以通过在与晶片W的顶表面水平的第一方向上将输入电子束IEB扫描到晶片W上来生成第一线图像。根据一些示例实施例，第一线图像可以在第二方向上仅包括一个像素。因此，第一线图像在第一方向上的长度可以大于第一线图像在第二方向上的长度。[0107] 然后，在P33中，可以将第一能量滤波器58的阻挡能量设置为第二能量E2。[0108] 接着，在P34中，通过测量晶片W，可以获得晶片W的第二线图像。可以通过在与晶片W的顶表面水平的第一方向上将输入电子束IEB扫描到晶片W上来生成第二线图像。根据一些示例实施例，第二线图像可以在第二方向上仅包括一个像素。因此，第二线图像在第一方向上的长度可以大于第二线图像在第二方向上的长度。根据一些示例实施例，可以意图通过测量晶片W上的相同部分来生成第二线图像。[0109] 接着，在P35中，对第一图像和第二图像执行差分运算(例如，第一差分运算)，从而可以生成晶片W的差分图像。根据一些示例实施例，因为在不同时间获得第一线图像和第二线图像，所以捕获第一线图像的位置可以与捕获第二线图像的位置不同。例如，第一线图像和第二线图像可以在晶片W上的不同部分中。[0110] 根据一些示例实施例，对第一线图像和第二线图像执行的差分运算还可以包括基于包括在第一线图像和第二线图像中的图案使第一线图像与第二线图像对齐。使第一线图像与第二线图像对齐可以包括平行地移动第一线图像和第二线图像之一，使得包括在第一线图像中的第一图案的像素与包括在第二线图像中的第二图案的像素处于相同的位置。[0111] 根据一些示例实施例，可以通过对第一线图像的每个像素的信号值和第二线图像的相应(或相同)像素的信号值进行差分运算来执行对第一线图像和第二线图像的差分运算。[0112] 然后，在将输入电子束IEB的照射位置沿第二方向移动一个像素之后，可以通过重复执行P31至P35来获得后续行的差分线图像。如上所述，通过生成多行的差分线图像并且将它们彼此组合，可以生成差分图像。作为非限制性示例，描述了在第二方向上仅包括一个像素的差分线图像的生成。然而，基于这里给出的描述，本领域技术人员可以容易地生成包括在第二方向上的两个或更多个像素和在第一方向上的更多数量的像素的差分线图像。[0113] 图9是示出根据一些示例实施例的操作SEM3的方法的流程图。根据一些示例实施例，可以至少部分地基于用于控制SEM3和/或其任何部分的处理电路的一个或更多个实例的操作(例如，基于实施SEM3的处理器70的处理电路执行指令程序以生成控制信号来控制SEM3的一个或更多个部分)来执行图9所示的方法。[0114] 参考图3、图6和图9，在P41中，可以将第一能量滤波器58的阻挡能量设置为第一能量E1。[0115] 然后，在P42中，通过测量晶片W并且检测来自晶片W上的第一点的发射电子EE，可以获得第一信号。[0116] 然后，在P43中，可以将第一能量滤波器58的阻挡能量设置为第二能量E2。[0117] 然后，在P44中，通过测量晶片W并且检测来自晶片W上的第一点的发射电子EE，可以获得第二信号。[0118] 然后，在P45中，可以对第一信号和第二信号执行差分运算(例如，第一差分运算)。可以通过对第一信号和第二信号执行的差分运算来生成差分信号。第一信号和第二信号用于晶片W上的第一点，并且差分信号可以为差分图像的一个像素的值。在当前示例中，通过对晶片W上的多个位置重复执行P41到P45，可以生成晶片W的差分图像。[0119] 图10是示出根据一些示例实施例的制造半导体器件的方法的流程图。根据一些示例实施例，可以至少部分地基于用于控制一个或更多个器件和/或其任何部分的处理电路的一个或更多个实例的操作(例如，基于执行指令程序以生成控制信号来控制一个或更多个半导体器件制造装置)来执行图10所示的方法。[0120] 图11A、图11B、图11C、图11D、图11E和图11F是示出根据一些示例实施例的制造半导体器件的方法的截面图。根据一些示例实施例，可以至少部分地基于用于控制一个或更多个器件和/或其任何部分的处理电路的一个或更多个实例的操作(例如，基于执行指令程序以生成控制信号来控制一个或多个半导体器件制造装置)来执行图11A至图11E所示的方法。[0121] 参考图10和图11A，在P210中，可以提供衬底101、外围电路、公共源极线板CSL、第一半导体层201A和第二半导体层201B以及中间牺牲层202。[0122] 可以在衬底101上限定其中形成有存储单元的单元阵列区域CAR和用于接触单元栅电极的接触区域CNTR。单元阵列区域CAR可以基本上具有矩形布局，并且接触区域CNTR可以位于单元阵列区域CAR的一端或两端处。[0123] 这里，将与衬底101的顶表面垂直的方向定义为Z方向，并且将与衬底101的顶表面平行且彼此垂直的两个方向分别定义为X方向和Y方向。[0124] 形成外围电路的工艺可以包括在衬底101中形成器件隔离层102的工艺、在衬底101中形成p阱区和n阱区的离子注入工艺、形成外围晶体管110的工艺以及形成外围电路布线线路的金属布线工艺。

[0125] 根据一些示例实施例，衬底101可以包括诸如单晶硅(Si)或单晶锗(Ge)的半导体材料。可以在衬底101中形成限定有源区域和无源区域的沟槽，并且可以形成填充沟槽的器件隔离层102。[0126] 在金属布线工艺中，通过将导电材料图案化并且提供绝缘材料，形成处于不同高度的多个外围导电图案131、133和135以及将处于不同高度的多个外围导电图案131、133和135彼此连接的外围导电通路141、143和145。因此，外围晶体管110可以连接到存储单元。[0127] 可以在第一半导体层201A上提供包括绝缘材料的中间牺牲层202。根据一些示例实施例，中间牺牲层202可以包括氧化硅、氮化硅和氮氧化硅中的一种。根据一些示例实施例，中间牺牲层202可以对下面描述的绝缘层220(参考图11B)具有高蚀刻选择性。[0128] 然后，在将中间牺牲层202图案化以去除中间牺牲层202的一部分之后，可以共形地提供第二半导体层201B。因此，第一半导体层201A可以在去除了中间牺牲层202的部分中接触第二半导体层201B。[0129] 然后，可以形成中间绝缘层210。形成中间绝缘层210的工艺可以包括蚀刻公共源极线板CSL、第一半导体层201A、中间牺牲层202和第二半导体层201B使得下绝缘层150的顶表面暴露的工艺以及充分地提供绝缘材料以填充通过执行蚀刻工艺形成的开口并且执行平坦化使得第二半导体层201B的顶表面暴露的工艺。根据一些示例实施例，中间绝缘层210可以包括氧化硅、氮化硅或氮氧化硅。然而，本发明构思不限于此。

[0130] 参考图10和图11B，在P220中，可以形成包括交替堆叠的绝缘层220和牺牲层230的模制件MLD以及沟道结构250和支撑结构250S。[0131] 模制件MLD可以包括彼此交替堆叠的绝缘层220和牺牲层230。根据一些示例实施例，绝缘层220和牺牲层230可以包括不同的材料。根据一些示例实施例，绝缘层220可以对牺牲层230具有高蚀刻选择性。[0132] 例如，当绝缘层220包括氧化硅时，牺牲层230可以包括未掺杂的多晶硅或氮化硅。在另一示例中，当绝缘层220包括氮化硅时，牺牲层230可以包括未掺杂的多晶硅或氧化硅。例如，当绝缘层220包括未掺杂的多晶硅时，牺牲层230可以包括氮化硅或氧化硅。[0133] 包括在模制件MLD中的绝缘层220和牺牲层230可以在接触区域CNTR上构成阶梯结构。在阶梯结构中，更靠近衬底101的牺牲层230比远离衬底101的牺牲层230水平地突出得更多，并且更靠近衬底101的绝缘层220比远离衬底101的绝缘层220水平地突出得更多。[0134] 根据一些示例实施例，可以形成用于将最上面的牺牲层230与第二最上面的牺牲层230水平地分开的串选择线切口SLC，并且可以用绝缘材料填充通过形成串选择线切口SLC而凹陷的空间。[0135] 根据一些示例实施例，可以形成用于覆盖模制件MLD的阶梯结构的第一上绝缘层271。第一上绝缘层271可以包括绝缘材料。

[0136] 然后，在通过光刻工艺在模制件MLD上提供光刻胶层和硬掩模层之后，可以通过使用光刻胶层和硬掩模层作为蚀刻掩模来形成多个孔。多个孔可以在Z方向上延伸。然后，通过顺序地提供栅极绝缘材料层、沟道材料层和掩埋绝缘材料层并且执行回蚀工艺使得第一上绝缘层271的顶表面暴露，可以使填充多个孔的材料层分开。然后，在进一步去除多个孔中的掩埋绝缘材料层的上部之后，可以沉积与沟道材料层相同的材料。因此，沟道层253可以覆盖掩埋绝缘层255的顶表面，并且支撑沟道层253S可以覆盖支撑掩埋绝缘层

255S的顶表面。因此，可以形成接触下面描述的第二导电通路287(参考图11F)的焊盘。

[0137] 根据一些示例实施例，栅极绝缘层251和支撑栅极绝缘层251S可以具有共形厚度。根据一些示例实施例，栅极绝缘层251可以构成多个沟道结构250中的每一者的底表面和外表面，并且支撑栅极绝缘层251S可以构成多个支撑结构250S中的每一者的底表面和外表面。根据一些示例实施例，栅极绝缘层251可以使沟道层253与栅电极240绝缘。[0138] 根据一些示例实施例，栅极绝缘层251和支撑栅极绝缘层251S均可以包括具有共形厚度的多个层。根据一些示例实施例，栅极绝缘层251和支撑栅极绝缘层251S均可以包括隧道绝缘层、电荷存储层和阻挡绝缘层。在一些情况下，可以在栅极绝缘层251和栅电极240之间进一步布置阻挡金属层。

[0139] 隧道绝缘层可以包括氧化硅、氧化铪、氧化铝、氧化锆或氧化钽。电荷存储层可以是其中存储从沟道层253隧穿的电子的区域，并且可以包括氮化硅、氮化硼、氮化硅硼或掺杂有杂质的多晶硅。阻挡绝缘层可以包括氧化硅、氮化硅、氧化铪、氧化铝、氧化锆和氧化钽的单层或堆叠层。然而，阻挡绝缘层的材料不限于此，并且可以包括具有高介电常数的介电材料。[0140] 根据一些示例实施例，沟道层253可以填充由栅极绝缘层251限定的空间的一部分。形成在栅极绝缘层251的内壁上的沟道层253可以具有共形厚度。根据一些示例实施例，沟道层253的上部可以具有比沟道层253的侧壁的厚度大的厚度。支撑沟道层253S也可以具有与沟道层253的截面形状类似的截面形状。[0141] 栅极绝缘层251、沟道层253和掩埋绝缘层255可以构成多个沟道结构250中的每一者，并且支撑栅极绝缘层251S、支撑沟道层253S和支撑掩埋绝缘层255S可以构成多个支撑结构250S中的每一者。[0142] 根据一些示例实施例，多个沟道结构250和支撑结构250S均可以是在Z方向上延伸的圆柱体的形式。根据一些示例实施例，多个沟道结构250和支撑结构250S均可以具有在Z方向上朝向基板101减小的宽度。[0143] 参考图10和图11C，在P230中，可以形成字线切口WLC和第三半导体层201C。[0144] 在形成字线切口WLC之前，可以提供覆盖模制件MLD和第一上绝缘层271的第二上绝缘层273。字线切口WLC可以通过例如光刻工艺和干法蚀刻工艺形成。模制件MLD的一部分可以通过形成字线切口WLC而彼此水平地分开。[0145] 为了形成第三半导体层201C，在字线切口WLC上提供衬垫之后，通过去除衬垫的下部(例如，处于与中间牺牲层202(参考图11B)的高度相同的高度处的部分)，可以暴露中间牺牲层202(参考图11B)。根据一些示例实施例，形成在字线切口WLC上的衬垫可以包括对中间牺牲层202具有高蚀刻选择性的材料(参考图11B)。衬垫可以是在去除中间牺牲层202的工艺中保护模制件MLD上的牺牲层230的层(参考图11B)。然后，可以通过湿法蚀刻工艺去除中间牺牲层202(参考11B)。

[0146] 即使当去除中间牺牲层202(参考图11B)时，因为第一半导体层201A和第二半导体层201B部分地接触，所以可以防止第一半导体层201A和第三半导体层201C以及布置在其上的模制件MLD塌陷。[0147] 如上所述，第三半导体层201C可以是通过使用与第一半导体层201A和第二半导体层201B相同的掺杂剂掺杂有基本上相同浓度的多晶硅。因为栅极绝缘层251的一部分与中间牺牲层202(参考图11B)一起被去除，所以第三半导体层201C可以接触沟道层253。因此，可以形成其中多个沟道结构250可以充当存储单元的电荷转移路径。在形成第三半导体层201C之后，可以去除衬垫。[0148] 然后，参考图8、图11C和图11D，在P240中，可以形成栅电极240，并且可以提供填充字线切口WLC的第三上绝缘层275。[0149] 根据一些示例实施例，因为牺牲层230对绝缘层220以及第一半导体层201A、第二半导体层201B和第三半导体层201C具有高蚀刻选择性，所以可以通过诸如湿法蚀刻的各向同性蚀刻来去除牺牲层230。此时，可以不去除与字线切口WLC分开大于或等于设定距离的距离的牺牲层230。[0150] 根据一些示例实施例，在提供足以充分地填充去除了牺牲层230的空间的导电材料之后，可以通过诸如湿法蚀刻的各向同性蚀刻来去除形成在字线切口WLC中的导电材料。因此，可以提供包括栅电极240和栅电极240之间的绝缘层220的堆叠结构SS。[0151] 根据一些示例实施例，处于距衬底101相同的垂直高度处的栅电极240可以通过字线切口WLC分开。另外，最上层的栅电极240可以通过串选择线切口SLC分开。[0152] 然后，可以提供填充字线切口WLC并且覆盖第二上绝缘层273的第三上绝缘层275。根据一些示例实施例，在将处于不同垂直高度处的栅电极240分开的工艺中，栅电极

240可以横向地凹陷，并且第三上绝缘层275可以填充凹陷。

[0153] 然后，参考图10、图11D和图11E，在P250中，可以形成第一接触孔H1和第二接触孔H2。[0154] 第一接触孔H1和第二接触孔H2可以通过高纵横比的光刻工艺和离子蚀刻工艺形成。根据一些示例实施例，可以在执行用于形成第一接触孔H1的第一光刻工艺和第一离子蚀刻工艺之后，执行用于形成第二接触孔H2的第二光刻工艺和第二离子蚀刻工艺。[0155] 第一接触孔H1可以暴露公共源极线板CSL的顶表面和外围导电图案135的顶表面之一。每个第二接触孔H2可以暴露接触区域CNTR中的每个栅电极240的顶表面。[0156] 如上所述，接触区域CNTR中的栅电极240可以构成阶梯结构，使得每个栅电极240可以在Y方向上从栅电极240中的上方的栅电极突出。例如，如至少图11D和图11E所示，在Z方向上位于至少一个栅电极240下方的每个栅电极240可以在Y方向上从栅电极的上方的栅电极240突出。因此，每个第二接触孔H2可以暴露栅电极240当中的垂直叠加的栅电极240中的最上面的栅电极240的顶表面。

[0157] 然后，参照图1、图10和图11E，在P260中，可以测量第二接触孔H2。[0158] 可以通过参考图2和图7至图9描述的方法中的一种来测量第二接触孔H2。可以通过测量第二接触孔H2来评估第二接触插塞283(参考图11F)的短路故障的风险。根据一些示例实施例，可以通过测量第二接触孔H2来确定第二接触孔H2是否被过度蚀刻。根据一些示例实施例，通过测量第二接触孔H2，可以确定每个第二接触孔H2是否使垂直叠加的栅电极240中的最上面的栅电极240下方的一个栅电极240的顶表面暴露。[0159] 例如，参考图4A至图4C，P260处的测量可以包括测量如图11E所示的半导体器件的图像(例如，半导体器件的至少暴露第二接触孔H2的上表面的图像)，该图像可以是基于执行参考图2和图7至图9描述的任何一种方法生成的差分图像，其中，测量可以包括测量图像中的暴露的第二接触孔H2的层以确定是否存在限定一个或更多个第二接触孔H2的下部的斜面(例如，对应于图4A至图4C所示的斜面IL2S)。基于根据执行参考图2和图7至图9描述的任何一种方法将图像生成为差分图像，图像可以是作为对于第一能量E1(参考图3)与第二能量E2(参考图3)之间的能带中的电子的图像(例如，基于所述电子的图像)的差分图像，因此可以对来自具有距图11E所示的器件的上表面的中间深度的结构(例如，一个或更多个层220的斜面，该斜面对应于图4A至图4C所示的斜面IL2S)的电子具有改善的灵敏度。可以对差分图像进行处理，以基于识别暴露的第二接触孔H2中的绝缘层220的暴露侧壁与栅电极240和/或层271、273和/或275的暴露侧壁之间的对比度来识别绝缘层220中的上述斜面的存在，其中，对比度(如图4C所示)可以使得能够确定暴露的绝缘层220的成像的斜面指示第二接触孔H2的过度蚀刻以在单个第二接触孔H2中暴露至少两个栅电极240(例如，基于将第二接触孔H2中的暴露的绝缘层220的成像的斜面识别为中心暴露的下方栅电极240与暴露的上方的栅电极240之间的环形图案，其中，基于图像是如本文描述的差分图像，在第二接触孔H2中暴露的绝缘层220的斜面可以相对暴露的栅电极层240具有改善的对比度，从而第二接触孔H2被确定为被过度蚀刻以暴露下方的栅电极240)。因此，S260处的测量可以包括确定任何第二接触孔H2是否被过度蚀刻。[0160] 然后，参考图10、图11E和图11F，在P270中，可以形成第一接触插塞281和第二接触插塞283。[0161] 可以在第一接触孔H1中分别形成第一接触插塞281。一些第一接触插塞281可以接触公共源极线板CSL的顶表面，并且其他第一接触插塞281可以接触外围导电图案135的顶表面。每个第二接触插塞283可以接触处于不同高度处的各个栅电极240的顶表面。[0162] 第一接触插塞281和第二接触插塞283可以通过下述操作来形成：沉积具有高阶梯覆盖率的导电材料(诸如钨)并且执行平坦化工艺来形成，使得第一接触孔H1和第二接触孔H2中的导电材料可以分开。[0163] 然后，在第一接触插塞281和第二接触插塞283以及第三上绝缘层275上提供第四上绝缘层277之后，可以执行另外的布线工艺。因此，可以提供连接到第一接触插塞281和第二接触插塞283的第一导电通路285、连接到沟道结构250的第二导电通路287以及形成在第一导电通路285和第二导电通路287上的导电图案290。[0164] 这里，连接到沟道结构250的导电图案290可以包括位线，并且连接到栅电极240的导电图案290可以包括字线。[0165] 在一些示例实施例中，可以基于在S260处确定所测量的第二接触孔H2是否被过度蚀刻来选择性地执行操作P270。例如，由于基于处理基于执行图2和图7至图9的方法之一而生成的至少一个差分图像来执行测量，响应于在S260处确定出图11E所示的器件的第二接触孔H2都没有被过度蚀刻，然后可以响应地执行操作P270以形成第一接触插塞281和第二接触插塞283。在另一示例中，由于基于处理基于执行图2和图7至图9的方法之一而生成的至少一个差分图像来执行测量，响应于在S260处确定出图11E所示的器件的一个或更多个第二接触孔H2被过度蚀刻，然后可以避免对半导体器件执行操作P270，并且可以在重新测量之前将半导体器件选择性地丢弃或将半导体器件流转以进行第二接触孔H2的翻新和/或修复(例如，重复执行P260以生成翻新/修复的半导体器件的图像)。因此，基于在P260处测量器件，可以减小或防止在过度蚀刻的第二接触孔H2中形成接触插塞283的可能性，从而可以减小或防止根据包括图10和图11A至图11F所示的方法的工艺制造的半导体器件在过度蚀刻的第二接触孔H2中具有接触插塞283的可能性。因此，根据图10和图11A至图11F所示的方法制造的半导体器件可以减小或防止第二接触插塞283可能接触两个栅电极层240并且由于接触第二接触插塞283的两个栅电极层240之间的短路而经历短路故障的可能性。因此，由于该方法包括基于使用由根据任何示例实施例的SEM生成的差分图像测量第二接触孔H2并且依据根据任何示例实施例的检查晶片的方法(例如，根据图2和/或图7至图9中的至少一幅图的方法)来选择性地形成第二接触插塞283，根据图10和图11A至图11F所示的方法制造的半导体器件以及包括这种半导体器件的任何电子设备可以至少部分地基于给定的第二接触插塞283中的栅电极层240之间的短路的可能性降低而具有改善的可靠性并且因此具有改善的性能。[0166] 虽然已经参考本发明构思的一些示例实施例具体示出并描述了本发明构思，但是将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。