本发明公开了一种MTP器件,包括:作为选择管、存储管和字线管的第一至三NMOS管都形成于P阱中,位于中间的第二NMOS管的
多晶硅栅为多晶硅浮栅,多晶硅浮栅的第一延伸端形成编程耦合结构,第二延伸端形成擦除结构;多晶硅浮栅的第二延伸端跨越由第一N阱组成的第一有源区;擦除结构还包括第一P+区和第一N+区,两注入区在沿和多晶硅浮栅的第二延伸端平行的方向上相互交叠于第一有源区,交叠区大小根据第一N+区和第一有源区的套刻精度确定,保证在套刻偏差最大的条件下能实现有效擦除的交叠结构。本发明还公开了一种MTP器件的制造方法。本发明能提高器件的擦除效率,防止MTP擦除失败以及由此而带来的测试失效的问题。
声明:
“MTP器件及其制造方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)