本发明涉及具有非易失性地存储冗余数据的ECC保护保留区域的NAND闪存器件。基本冗余信息被非易失性地存储在阵列的可寻址区域的保留区域并在存储器件每次上电时被复制在易失性存储载体上。失效阵列元件也在存储阵列的这种保留区域中的不可预测的但是在统计上不可避免的存在将破坏在制造过程的晶片上测试(EWS)阶段期间所确定的基本冗余信息并因此增加次品数量,从而降低制造过程的产量,这种存在通过在阵列的保留区域中根据在制造过程中通过器件的晶片上测试所确定的存储单元的失效概率以ECC技术写入基本冗余数据来有效地克服,该ECC技术使用确定的可以选自所谓的择多码3、5、7、15等或针对1、2、3个或更多错误的海明码的纠错码。
声明:
“具有非易失性地存储冗余数据的保留区域的与非闪存器件” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)