本发明涉及
芯片技术,信息安全等领域,为利用该方法可以提高顶层金属线走线密度,减小关键区域的屏蔽线失效面积,增加攻击者分析电路难度,达到对于芯片的关键区域进行重点保护的目的。能有效防止攻击者通过拍照分析反向工程,FIB等攻击手段获取芯片内部数据,提高芯片关键区域的安全系数。为此,本发明采取的技术方案是,对重要区域加强防护的芯片顶层金属防护层布线方法,先依据实际芯片大小规划布线区域面积和每个区域的防护水平,将顶层金属屏蔽层分成几个布线区域;再根据布线区域的安全系数将每个布线单元进行布线填充,每个区域中的走线数量根据安全等级的上升而递增。本发明主要应用于芯片设计制造场合。
声明:
“对重要区域加强防护的芯片顶层金属防护层布线方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)