本发明提供一种基于FPGA的双通道数据通讯防碰撞机制,系统由PC机、RJ45通讯模块、DSP、FPGA、RS485A通讯模块、RS485B通讯模块组成,DSP产生4ms定时中断,通过FPGA连接485A口定时提取惯性测量前端数据,并接收485B口4ms数据,FPGA用于实现同步485硬件接口电路,内置1K字节FIFO,用于接收并缓存485B口数据,RJ45通讯模块用于与PC机通讯,RS485A通讯模块及RS485B通讯模块用于与惯性测量前端通讯。以克服当前惯性测量前端性能检测技术和设备的不足。属于工控通讯技术领域。
声明:
“一种基于FPGA的双通道数据通讯防碰撞机制” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)