一种逻辑集成电路包括具有预定逻辑功能的逻辑电路;读/写存储器电路;测试电路,用于测试存储器电路中是否包括失效位;和边界锁存器电路,由多个触发器电路形成,能够使所述逻辑电路与所述存储器电路之间的信号锁存,并且还形成一个移位寄存器。而且,该逻辑集成电路还设置有失效援救信息产生电路,用于在利用测试电路执行测试期间,将测试结果存储到边界锁存器电路,并且根据所存储的测试结果,产生失效援救信息,以救援所述存储器电路的失效。安装在逻辑集成电路上的测试电路能与内置存储器电路的测试并行地产生用于救援失效位的信息,并且还能向外部输出同一信息并援救
芯片之内的RAM。
声明:
“具有测试功能的半导体集成电路及制造方法” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)