本发明涉及一种用于处理绝缘体上半导体型结构的工艺,该绝缘体上半导体型结构依次包括支撑衬底(1)、介电层(2)和具有小于或等于100nm的厚度的半导体层(3),所述半导体层(3)被牺牲氧化物层(4)覆盖,其特征在于该工艺包括以下步骤:在分布在所述结构的表面上的多个点处测量所述牺牲氧化物层(4)和所述半导体层(3)的厚度,以根据所述测量生成所述半导体层(3)的厚度的绘图并确定所述半导体层(3)的平均厚度,选择性刻蚀所述牺牲氧化物层(4)以暴露所述半导体层(3),以及对所述半导体层(3)执行化学刻蚀,根据所述半导体层(3)的平均厚度的所述绘图来调整所述化学刻蚀的施加、温度和/或持续时间条件,从而在所述测量步骤结束时将所述半导体层(3)至少局部地减薄被识别为高出的厚度的厚度。
声明:
“用于处理绝缘体上半导体结构以提高半导体层厚度均匀度的工艺” 该技术专利(论文)所有权利归属于技术(论文)所有人。仅供学习研究,如用于商业用途,请联系该技术所有人。
我是此专利(论文)的发明人(作者)